Contact : OPEN_3D@cea.fr
Preliminary results using a 3D integration technology for hybrid pixel detectors designed for particle physics and imaging experiments :
Programme de la conférence :
Plus d'information : http://france.imapseurope.org/
Dans le domaine de l’électronique, un composant intégré en 3D est un dispositif dans lequel au minimun deux couches actives sont intégrées verticalement afin de réaliser un nouveau composant ou un système complet.
Ces couches peuvent originellement provenir du même composant, on parle d'intégration 3D homogène, ou de composants de natures différentes comme de la mémoire, des processeurs, des MEMS, des composants passifs ou autres, il s'agit alors d’intégration 3D hétérogène.
• 3D Integration technology for hybrid pixel detectors used in particle physics experiments
• Process and RF modelling of TSV last approach for 3D RF interposer - IITC 2011 / Dresden (D)
• A Silicon Platform With Through-Silicon Vias for Heterogeneous RF 3D Modules - EUMW 2011 / Manchester (UK)
• Reliability Study of 3D-WLP Through Silicon Via with Innovative Polymer Filling Integration - ECTC 2011 / Buena Vista lake (USA)
• Hermetic Wafer-Level Packaging development for RF MEMS switch - ESTC 2010 / Berlin (D)
• Process Solutions and Polymer Materials for 3D-WLP Through Silicon Via Filling - ECTC 2010 / Las Vegas (USA)
• Development and Characterisation of a 3D Technology Including TSV and Cu Pillars for High Frequency Applications - ECTC 2010 / Las Vegas (USA)
• Development and Characterisation of High Electrical Performances TSV for 3D Applications - EPTC 2009 / Singapore
• Low Cost Lithography Solution for Advanced Packaging and Application to Through Silicon Via Process - EPTC 2008 / Singapore
• Enabling Technologies for 3D integration: From Packaging Miniaturization to Advanced Stacked ICs - IEDM 2008 / San Francisco (USA)
• Through Silicon Vias Technology for CMOS Image Sensors Packaging - ECTC 2008 / Buena Vista lake (USA)